Análisis de Eficiencia en Sistemas de Cómputo de Alta Performance Reconfigurables
DOI:
https://doi.org/10.33414/rtyc.33.23-28.2018Palabras clave:
HPRC, FPGA, Computación ParalelaResumen
El objetivo de este trabajo es presentar la arquitectura y las características del sistema para el estudio de las nuevas técnicas de procesamiento paralelo en el desarrollo de sistemas de cómputo de aplicaciones específicas de altas prestaciones. Como opción en la optimización del rendimiento y la reducción en los consumos energéticos se propone una alternativa que representa un nuevo paradigma en el desarrollo de supercomputadoras. Dicha alternativa, viene de la mano de las tecnologías de los arreglos de las composiciones lógicas formando parte del cómputo de alta rendimiento reconfigurable (HPCR).